HSSTLP IP版本升级排查说明

(V1.8a)

文档版本修订记录

版本号	修订记录
V1.8	初始版本
V1.8a	更新排查 IP 版本到 V1.8a

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释

目录

文档版本修订记录 1
1. 文档说明 1
2. 改动事项 1
- ✧ 截至V1.7版本 1
- ✧ 截至V1.8版本 1
- ✧ 截至V1.8a版本 2

1...文档说明

文档给出了 HSSTLP IP V1.7 到最新 IP 版本的改动说明。

2.··改动事项

✧ 截至V1.7版本

1、修复 V1.6b 版本引入再次打开非 3G-SDI 配置的 idf 文件，IPC 配置界面 free_clk 固定显示为 100Mhz 的问题；

修改原因：通过IPC配置改动free_clk的频率后重新打开IPC界面，free_clk又显示默认值100Mhz，参数显示错误

修改影响：提升IPC配置界面的易用性，避免用户通过IPC重新配置IP参数时，没有改动free_clk参数而被修改。

修改说明：此修改与软件版本无关

2、修复 V1.6b 版本引入再次打开非 3G-SDI 配置的 idf 文件，IPC 配置界面 APB Bus Enable 固定显示为不使能的问题；

修改原因：通过IPC配置勾选APB Bus Enable后重新打开IPC界面，APB Bus Enable又显示未勾选，配置显示错误

修改影响：提升IPC配置界面的易用性，避免用户通过IPC重新配置IP参数时，没有改动APB Bus Enable参数而被修改。

修改说明：此修改与软件版本无关

HSSTLP IP V1.7与PDS软件版本有关。PG2L100H必须用PDS 2021.1-SP7.2、2021.4-SP1、2022.1 及以上版本。

✧ 截至V1.8版本

1、IP界面RX信号检测阈值不再开放45/54MV配置项，63MV添加说明为Reserved；

修改原因：《UG040008_Logos2系列FPGA高速串行收发器(HSSTLP)用户指南》V1.7版本不开放45MV，54MV两个阀值档位，且63MV添加说明为Reserved，IP做同步修改

修改影响：按照新IP提供的档位配置

修改说明：此修改与软件版本无关。RX信号检测阈值配置参考《UG040008_Logos2系列FPGA高速串行收发器(HSSTLP)用户指南》V1.7版本

2、修复o_p_pll_lock_x端口在idf文件重新配置PLL时，显示有误的问题；

修改原因：先通过IPC配置界面选用PLL时会引出o_p_pll_lock{0/1}端口，重新打开IPC配置界面关闭PLL时，IP工程文件并没有关掉o_p_pll_lock{0/1}端口，显示有问题

修改影响：提升IPC配置的IP的易用性。避免用户配置PLL时o_p_pll_lock{0/1}多余引出，造成误导

修改说明：此修改与软件版本无关

3、修复RX Termination Mode参数在idf文件重新打开时，IP配置界面显示有误的问题。

修改原因：通过IPC配置RX Termination Mode的选项后后重新打开IPC界面，RX Termination Mode又显示默认配置，参数显示错误

修改影响：提升IPC配置界面的易用性，避免用户通过IPC重新配置IP参数时，没有改动RX Termination Mode参数而被修改

修改说明：此修改与软件版本无关

HSSTLP IP V1.8与PDS软件版本有关。PG2L100H必须用PDS 2021.1-SP7.2、2021.4-SP1、2022.1 及以上版本。

✧ **截至V1.8a版本**

1、新增TX CUSTOMERIZED x2/x4协议选项；

修改原因：低速率bypass FIFO且发送端共用某一个通道发送时钟的场景下，需要对发送通道做绑定，保证共用通道发送时钟相位对齐。原IP x2/x4选项会同时绑定TX和RX，但该场景下RX需要独立配置，因此新增TX CUSTOMERIZED x2/x4选项。

修改影响：低速率bypass FIFO，且发送端共用同一个通道的发送时钟的场景下，需要使用该模式，其它模式不影响。

修改说明：此修改点与软件版本无关。

HSSTLP IP V1.8a与PDS软件版本有关。PG2L100H必须用2021.1-SP7.2、2021.4-SP1、2022.1及以上版本；